Плата FPGA Altera Stratix V GS HPe Azure X930613-001

  • Виробник:: China
  • Код товару: 384
  • Наявність: В наявності
  • 2080 грн.


FPGA Акселератор HPe / Microsoft Azure X930613-001 (Project Catapult v2 / Storey Peak). Стан б/в (візуально як нова).

Плата прискорення на базі FPGA Intel/Altera Stratix V GS. Оснащена 4 GB пам'яті DDR3L, двома портами QSFP+ (40GbE) та інтерфейсом PCIe Gen3 x16.

Фізичний слот PCIe Gen3 x16 логічно розділений на два незалежні інтерфейси x8. Один працює через апаратний PCIe Hard IP, інший розведено на трансивери.

4 GB DDR3L з підтримкою ECC на 72-бітній шині.

Технічні характеристики
FPGA Чип: Intel / Altera Stratix V GS (Маркування 5SGSKF40I3LNAC або 5SGSMD5K1F40C2)
Логічна ємність: ~457000 логічних елементів (LE)
ALM: 172600
3180 апаратних DSP-блоків (18x18), або 1590 (27x27)
M20K Memory (MBits): 39

Оперативна пам'ять: 4 GB DDR3L (9 чипів SK Hynix H5TC4G83BFR), шина 72-bit (64-bit data + 8-bit ECC)
Мережеві інтерфейси: 2x QSFP+ 40GbE
Системна шина: PCIe Gen3 x16 (потребує підтримки Bifurcation x8/x8 на материнській платі для доступу до обох блоків)

Охолодження: Пасивний радіатор

Програмне забезпечення: Чипи серії Stratix V не підтримуються у безкоштовній версії Intel Quartus Prime Lite Edition. Для синтезу проєктів (створення .sof файлів) необхідна ліцензія Standard або Pro Edition.

Комплектація: плата

Проєкт ruurdk/storey-peak (GitHub): Базові налаштування, файли обмежень (.sdc, .qsf), налаштування JTAG.

Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 1.


Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 2.


Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 3.


Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 4.


Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 5.


Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 6.


Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 7.


Блог Jan Marjanovic: Детальний аналіз апаратної частини Storey Peak та Pikes Peak. Розділ 8.
Параметри FPGA
Cімейство Stratix V GS
USB Serial Так
Блоків DSP / помножувачів 3180
Виробник чіпу Intel/Altera
Кільсть LEs 457000
Потрібен програматор Ні
Тип FPGA
Чіп 5SGSKF40I3LNAC

Написати відгук

Увага: HTML розмітка не підтримується. Використовуйте звичайний текст.
    Погано           Добре
Перевірка