Плата, побудована на базі FPGA сімейства Xilinx Artix-7 XC7A50T-2FGG484.
XC7A50T: Має 52 160 логічних елементів (Logic Cells), 120 блоків DSP, 2700 Кбіт блокової пам'яті (Block RAM).
Ресурси материнської плати Smart Artix
Головний чип: ARTIX XC7A50T-2FGG484I
Кількість шарів плати: 8 шарів (технологія імерсійного золочення / ENIG)
Оперативна пам'ять DDR: 256Mx16bit (512 МБ)
FLASH: 128 Мбіт (16 МБ) (може використовуватися для прошивки програм та завантаження)
EEPROM: 24C02 2 Кбіт
Слот TF: слот для microSD (слот для TF-карти)
Тактовий генератор: 50 МГц активний кварцовий генератор
Мережа: один канал гігабітного Ethernet RTL8211E
HDMI: два інтерфейси HDMI (через IO лінії), один для передачі, інший для прийому
JTAG: на платі інтегровано завантажувач Xilinx JTAG
Послідовний порт: 1 канал USB-UART (спільно з JTAG використовує роз'єм TYPE-C)
Кнопки: 3 кнопки (одна з них підключена паралельно з RC-ланцюгом і може використовуватися для системного скидання / RESET)
LED: 2 програмованих світлодіоди + 1 світлодіод індикації Done + 1 світлодіод індикації живлення
Інтерфейс LCD: один 40-контактний роз'єм RGB LCD (40P FPC), розпіновка сумісна з RGB-дисплеями цього сайту та ALIENTEK
Логічні порти GPIO: загалом виведено 68 контактів FPGA_IO, всі вони організовані попарно як диференційні лінії (однакова довжина всередині диференційної пари, а також однакова довжина для всіх контактів групи BANK на одному боці штирьового роз'єму)
Напруга виведених GPIO: з одного боку напругу bank-у можна змінювати окремо (шляхом заміни LDO в корпусі SOT23-5), з іншого боку напруга фіксована — 3,3 В
Живлення: плата може живитися через порт TYPE-C (JTAG або USB SLAVE), або шляхом подачі 5 В на контакти VCC через штирьовий роз'єм
Материнська плата має вбудований завантажувач, додатковий зовнішній завантажувач не потрібен.
В комплекті: плата, акріловий корпус, радіатор, кабель USB, дроти dupont.
Сторінка плати з описом, документацією і прикладамиДокументація і приклади